joomla 1.6

Как проверить, что биты регистра в неопределенном состоянии (Х)

Wednesday, 14 December 2011, Просмотров: 675
6. Тип данных enum в SystemVerilog

Monday, 04 July 2011, Просмотров: 775
5. Пользовательские типы данных

Wednesday, 29 June 2011, Просмотров: 780
4. Строки

Wednesday, 29 June 2011, Просмотров: 738
3. Литералы

Friday, 17 June 2011, Просмотров: 978

5. Типы утверждений. Директивы.

Wednesday, 01 June 2011, Просмотров: 2242
1. Введение

Thursday, 02 June 2011, Просмотров: 1965
1. Введение. Что такое утверждение?

Wednesday, 25 May 2011, Просмотров: 1936
1. Конструкции языка - Введение

Wednesday, 15 June 2011, Просмотров: 1623
3. Архитектура тестового окружения

Thursday, 02 June 2011, Просмотров: 1586

Главная SystemVerilogКак проверить, что биты регистра в неопределенном состоянии (Х)

Saturday, 19 May 2012

Как проверить, что биты регистра в неопределенном состоянии (Х)

Verilog: if (^myreg === 1'bx) ...

Systemverilog: if ($isunkown(myreg)) ...

Wednesday, 14 December 2011
Опубликовано в: SystemVerilog FAQ

5.0/5 rating (1 votes)

Комментарии (0)

Написать комментарий

↑ Ссылка на наши новости

Последние новости Apple
Apple-портал: новости, обзоры, приложения
Все об iPhone 5 и iPad 3

Топовый софт
Последнии версии признанных во всем мире программ
Softenok.com

Компьютерный портал
Лучшее из мира компьютеров на Super4computeR.com
Super4computeR.com

Лучшее из мира WEB
Лучшее из мира web-дизайна на Super4desigN.com
Super4desigN.com

Аренда коттеджа в Подмосковье
Отличные места для проведения любого мероприятия. Близко к Москве и недорого!
CottageArenda.ru

2010-2011 SystemVerilog.ru, все права защищены. | Обратная связь